MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Patent number:

JP3074878

Publication date:

1991-03-29

Inventor:

JINRIKI HIROSHI; others: 02

Applicant:

HITACHI LTD

Classification:

- international:

H01L29/784

- european:

Application number:


JP19890210071 19890816

Priority number(s):

Abstract of JP3074878

PURPOSE:To obtain an IGFET using a transition metal oxide film especially for a gate insulation film by penetrating the gate insulation film without performing light oxidation and by implanting ion.

CONSTITUTION: An SiO2 is provided on the surface of a p-type Si substrate 1 for implanting a channel of BF2. The SiO2 film is eliminated and a tantalum pentoxide 2 is sputtered. Treatment is performed within dry O2 at 800 deg.C and an SiO2 film 3 is formed between the substrate 1 and the tantalum pentoxide 2. Then. a W film 4 is sputtered and a PSG 5 is superposed. The PSG 5 is subjected to patterning and the W film 4 is machined with the PSG 5 as a mask. Then, As ion is implanted, thermal treatment is performed within N2 for producing an n<+> layer 6, and a drain layer is provided in self-aligned manner to a W gate pattern. Further, an interlayer insulation film 7 is superposed and a wiring metal film 8 is provided for completing an FET. With this method, it is possible to form an IGFET without performing light oxidation even if a material with an extremely rapid diffusion of an oxidation seed such as tantalum pentoxide is used as a gate insulation film.



Data supplied from the esp@cenet database - Worldwide

19 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-74878

®Int. Cl. 5

@発

⑫発

明 者

明者

識別記号

庁内整理番号

❸公開 平成3年(1991)3月29日

H 01 L 29/784

8728-5F H 01 L 29/78

301 G

審査請求 未請求 請求項の数 9 (全11頁)

60発明の名称 半導体装置の製造方法

> 20特 願 平1-210071

223出 願 平1(1989)8月16日

⑫発 明者 力 神 博

 \blacksquare

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内 喜

昌 之

Éß

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑪出 願 人 株式会社日立製作所

中

向

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 小川 勝男 外1名

- 1. 発明の名称 半導体装置の製造方法
- 2. 特許請求の範囲
 - 1. 第一導電型の半導体基板に設けた第二導電型 の二つの領域でソース領域、ドレイン領域を構 成し、ゲート絶歓膜として少なくとも酸化タン タル、酸化ニオビウム、酸化イツトリウム、酸 化ハフニウム、酸化ジルコニウム、酸化チタニ ウムのいずれか、もしくは積層膜、もしくはそ の混合物からなるゲート絶歓膜と該ゲート絶歓 膜を介して設けたゲート電極よりなる絶縁ゲー ト型電界効果トランジスタの製造方法において、 該ゲート絶鞍膜上の該ゲート電極を加工した後、 該半導体基体表面に露出した該ゲート絶象膜を 貫通してイオン打ち込みを行い第二導電型の少 なくともソース領域,ドレイン領域のいずれか を形成したことを特徴とする絶縁ゲート型電界 効果トランジスタ及びその製造方法。
- 2. 特許請求の範囲第1項の半導体装置の製造方

法において、該イオン打ち込みを行い第二導電 型の領域を形成した後、該ゲート絶縁膜上に、 ゲート電板の傾面を覆うように側壁絶縁膜を形 成し、更に、第一の絶象膜を堆積し、酸第一の 絶歉膜を貫通してイオン打ち込みを行い、該半 準体基体上に該ソース、ドレイン領域となる該 第二導電型の領域よりも高濃度の第二の第二導 電型の領域を形成したことを特徴とする絶象ゲ ート型電界効果トランジスタの製造方法。

3. 第一導電型の半導体基板に設けた第二導電型 の二つの領域でソース領域。ドレイン領域を構 成し、ゲート絶縁膜として少なくとも酸化タン タル,酸化ニオピウム,酸化イツトリウム,酸 化ハフニウム、酸化ジルコニウム、酸化チタニ ウムのいずれか、もしくはその積層膜もしくは その混合物からなるゲート絶縁膜と該ゲート絶 **都膜を介して設けたゲート電極よりなる絶象**が ート型電界効果トランジスタの製造方法におい て、該ゲート絶象膜上の該ゲート電極を加工し た後、紋ゲート絶縁膜上にあり、ゲート電極の

4 ・ 第一線電型の半線体基板に設けた第二線電型の二つの領域でソース領域、ドレイン領域を構成し、ゲート絶称限として少なくとも酸化タンタル、酸化ニオビウム、酸化イツトリウム、酸化フニウム、酸化ジルコニウム、酸化チタニウムのいずれか、もしくはその後層にある地域を介して設けたゲート電極よりなる絶縁が

5. 該ゲート絶験膜が酸化タンタル、酸化ニオビウム、酸化イツトリウム、酸化ハフニウム、酸化ジルコニウム、酸化チタニウムのいずれか、もしくはその積層膜もしくはその混合物と、二酸化シリコンとの積層膜であることを特徴とする特許請求の範囲第1項、第2項、第3項もしくは第4項記載の絶縁ゲート型電界効果トラン

ジスタおよびその製造方法。

- 7. 特許請求の範囲第6項の半導体装置の製造方法において、該ゲート電極と該ゲート絶骸膜を加工した後、第一の絶骸膜を堆積し、該第一の絶骸膜を貫通して該半導体基体の反対導電型の

・不頼物を注入して該ソース、ドレイン領域を形成したことを特徴とする半導体装置の製造方法。

- 8、前記特許請求の範囲第6項の半導体装置の製造方法において、該ゲート電極と該ゲート絶紋 腹を加工した後、第一の絶紋膜を堆積し、該絶 級膜を貫通して該基板に低濃度不純物領域を形成した後、さらに側壁に第二の絶紋膜を形成し、 該基体を酸化性雰囲気にて熱処理して基体表面を酸化した後、 該半導体基体の反対導電型の不 純物を注入して該ソース、ドレイン領域を形成したことを特徴とする半導体装置の製造方法。
- 9. 前記特許請求の範囲第6項、第7項もしくは 第8項の半導体装置の製造方法において、該ゲート電極を酸化タンタル、酸化ニオピウム、酸 化イツトリウム、酸化ハフニウム、酸化ジルコ ニウム、酸化チタニウムのいずれか、もしくは その混合物と、二酸化シリコンの混合物である ことを特徴とする半導体装置の製造方法。
- 3,発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置およびその製造方法に関 するもので、特にゲート絶縁膜に避移金属酸化膜 を用いた母界効果型トランジスタおよびその製造 方法に関するものである。

(従来の技術)

避移金属酸化膜をゲート絶敏膜に用いた世界効 果トランジスタを製造する際に、従来技術におい ては、ゲート就得とゲート的絞賊を加工した後、 直ちに益板あるいは多結晶シリコンゲート設置を 放化することが行なわれてきた。

(発明が解決しようとする課題)

しかし、ゲート絶数膜に五般化タンタルなどの 般化級の拡散が落しく速い材料を適用した場合に は、凶3(a)、(b)に示すように欲酸化時に ゲート端のゲート絶練膜が酵出している部分より 般化種が内側に向かつて拡散してゆき、その耐側 の半導体接板やゲート電板を酸化して酸ゲート領 域の端部に楔形の敵化を生じさせる。この現象は 酸化雰囲気中に水蒸気を含む場合に著しい。その 結果、該楔形の酸化の生じた部分の電界効果トラ

を行うか、あるいは、側壁を形成後に別の絶敏膜 を堆積させて、この堆積膜を貫通させてインプラ を行うのが妥当である。この場合、いずれのプロ セスにおいても、ゲート電極とゲート絶線膜の加 工端は一致することはない様にする。

また、上記問題を解決するため、前出の酸化の 際にゲート絶数膜が鮮出しないように側壁を設絶 **級膜よりも酸化種の拡散が遅い絶練膜を堆積した** 後、酸化を行なう。

〔作用〕

ゲート絶歓膜をゲート加工時の際に残すことに より、ライト酸化は不要になる。また、個壁を形 成した場合にはインプラ用の堆積膜を形成するこ とによりライト酸化は不要になる。また、加工端 のリーク電流はゲート絶駄膜スルーの場合には、 ゲート絶棘膜は残るので問題ない。また、側盤を 形成した場合には、個壁加工時に同時にゲート網 **綾鸌を加工するので、ゲート構造はオフセツト型** となりリーク電流の増加を抑えることができる。

また、ゲート絶縁膜酸化種の拡散がゲート絶縁

ンジスタのチヤンネル領域は反転電圧が大きくな り、しきい健圧が大きくなるといつた問題が生じ る。この現象は図3 (c) に示す様に、ゲートの 個壁に個壁酸化版を形成した場合においても、完 会に抑えるのは難しい。

また、ゲート電板の加工時に同時にゲート絶縁 膜である避移金属酸化物を加工した場合には、加 エエツジを介してリーク電流が洗れやすいことが わかつた。また、第4回のように、該酸化時にゲ ート端のゲート絶練腹が離出している部分より段 化種が内側に向かつて拡散してゆき、その両側の 半導体基板やゲート電板を触化して設ゲート領域 の嫡部に楔形の酸化を生じさせる。この現象は酸 化雰囲気中に水蒸気を含む場合に著しい。その結 果、該模形の酸化の生じた部分の食料効果トラン ジスタのチヤンネル領域は反転電圧が大きくなり、 しきい電圧が大きくなるといつた問題が生じる。

この問題を解決するため、いわゆるライト酸化

〔顔題を解決するための手段〕

を行なわずにゲート絶級版を貫通させてインプラ

膜より遅い絶敏膜で覆つておくことにより、酸化 性雰囲気に囁された際に、該絶験態に達する酸化 種の濃度が低下するため、楔形の酸化が進行しに くくなる。

(実施例)

(学施例1)

本発明の半導体装置の製造方法の一実施例を断 面構造を用いて図1に示す。

p型シリコン基板1の表面に10 nmの二酸化 シリコンを形成した後、40kev、2.0×10¹³ cm - 2のBドェのチャネルインプラを行う。この後、 この二酸化シリコン膜を除去して、ゲート級練順 として20nmの五酸化タンタル膜2を反応性ス パツタ法で形成する。本実施例では五酸化タンタ ルの形成を反応性スパツタを用いたがタンタルア ルコオキレートあるいは塩化タンタル弗化タンタ ルなどのタンタルハロゲン化物をソースガスとす る化学気層堆積法によつても形成できる。その後、 800℃乾燥放棄雰囲気で熱処理を行なう。この -機、シリコン基板1と五酸化タンタル2の間に約

さらに解悩絶敏膜7を形成、コンタクト孔の開ロ、配線金属膜8の形成をおこない電料効果型トランジスタを製造した(c)。

図 2 は本実施例で得られたデバイスのしきい態(Vth)電圧のシフト量と伝達コンダクタンスの劣化 Δ G m / G m o のストレス電圧印加時間依存性を、従来の二酸化シリコン 5 n m をゲート絶縁 版とするチャネル長 O . 3 μ m の MOSFET と比較

タル2の間に約2mmのSiO* 酸3が生じてい る。その上に300nmのタングステン悶4をス パツターにより形成した。さらに、タングステン 4上に、PSG膜5を形成した。この後ゲート電 極のパターニングを行いPSGを加工した後、 PSGをマスクとしてタングステンを加工して、 図5(a)に示す断面形状を得る。次に、PSG 膜を堆積して、全面エツチを行い側盤9を残す (図4 (b))。この際、PSG膜の加工時に酸 化タンタル2/二酸化シリコン3の検層膜を同時 に加工する。次に、二酸化シリコン脱10を堆積 して、4 Okevで5.0×10¹⁵cs⁻²の低崇イオン 注入と900℃窒素雰囲気での熱処理を行ないn 型高濃度拡散層6を形成し、ソース及びドレイン 領域とした(図5(c))。さらに慰問絶歓談? を形成、コンタクト孔の開口、配線金属膜8の形 成をおこない電界効果型トランジスタを製造した (図5 (d))。本実施例で得られたデバイスの しきい値(V t h)電圧のシフト量と伝達コンダ

クタンスの劣化AGm/Gmoのストレス電圧印

したものである。酸化タンタルと二酸化シリコンの積層酸を用いた場合にはいずれも一桁以上変動量を小さく抑えることができた。この結果、チヤネル長が 0.3 μm以下のデバイスにおいて本発明を用いたデバイスの特性は悩めて優れた信頼性を得られることがわかつた。

(実施例2)

第5図に実施例2の概略図を示す。

加時間依存性を、従来の二酸化シリコン 5 n m を ゲート絶縁膜とするチヤネル長 0 . 3 μ m の MOSFETと比較すると、実施例 1 と同様に、酸化タ ンタルと二酸化シリコンの發層膜を用いた場合の 方が、いずれも一桁以上姿動量を小さく抑えるこ とができ、優れた信頼度を有するデバイスである ことがわかつた。

(実施例3)

前述の実施例 1 , 2 において示した製造方法を 2 段階で行うことにより、 L D D (lightly doped drain) 構造の M O S トランジスタを製造できる。

第6回に実施例3の概略図を示す。

実施例1に示すプロセスにより図6 (a) に示す断面構造を得る。ここで、第一の拡散圏11は2.0×10^{18cm⁻²の砒料イオンをゲートパターンについてセルフアラインで打ち込んでいる。次に、実施例2に示す方法により、ゲート電極の側面部に便壁絶縁膜12を形成する。この際、酸化タンタル2/二酸化シリコン3の積層膜を同時に加工する。次に、PSG膜13を堆積して、5.0×}

10¹⁸cm⁻¹で砒穀イオン注入を行ない第二段階の 拡徴関14を形成した。

この際、第一段階の拡散層形成のためのイオン 打ち込み量、第二段階のイオン打ち込み量はLDD (Lightly Doped Drain)として十分な特性が得ら れるように設定してある。

(実施例4)

実施例3と同様に、LDD構造のMOSFETを形成するには、実施例2に示す方法を二段階で行うことによつても製造することができる。この製造法により、図7(a)に示す断面形状を得る。n型を関16はPSG膜15を貫通させて2.0×10¹⁸cm⁻²の砒素イオンをゲートパターンについてセルフアラインで打ち込んでいる。更に、PSG膜を増積して全面エッチングを行うことにより、第2の側壁絶糠膜17を形成する。更に、PSG膜18を堆積した後、5.0×10¹⁸cm⁻²で砒素イオン注入を行う。このイオン打ち込み量は第一段階の打ち込みよりも濃度が高く設定されている

コン24を化学気別地積法で形成し燐処理を行なと、 が横を多結晶シリコンにドープン24と五酸化タンを結晶シリコンとを形成した。 を多にない、 が一トのからでは、 が一トのからでは、 でからでは、 でいるが、 でい

その後、砒素イオン注入と950 で窒素雰囲気での無処理を行ない n 型高濃度拡散 間27を形成し、ソース及びドレイン領域とした。イオン注入は80kev の加速電圧で行ない、多結晶シリコンパターンにたいして自己整合的に形成することが

ので、LDD構造のMOSFETを形成することができる。また、900℃の無処理を行うことにより、 拡散剤プロフアイルを7図(c)のように最適化 した。

(実施例5)

第8回に実施例5の概略図を示す。

P型シリコン基板21上に崇子分離領域222を 形成した後、基板設面にゲート絶敏膜として10 nmの五酸化タンタル膜23を反応性スパッタを を反応性スパッタを用いたがタンタルアルコオな を反応性スパッタを用いたがタンタルアルコオな シートあるいは塩化タンタルや非化タンタルの 気層地積法によっても形成できる。その後、800 で乾燥酸崇勢囲気で熱処理を行ないシリコンなど 21と五酸化タンタル23の間に約5nmの昇加 を化度23、を形成した。その上に多結晶シリコ と五酸化タンタル23の形に約5nmの昇加 を化膜23、を形成した。その上に多結晶シリコ に酸化シリコン膜10nm23、を化学気層地積 法で影成した。その上に300nmの多結晶シリ

できた。

さらに関問絶縁膜30を形成、コンタクト孔の 関口、配線金属膜31の形成をおこない電射効果 型トランジスタを製造した。

その結果、健身効果型トランジスタのしきい態 圧は、1.0 V となり、他の健気的特性も良好で あつた。

(実施例6)

第9回に実施例2の概略図を示す。

第5 図の実施例において、側壁絶線膜形成と基 板の酸化を化学気層堆積法による絶線膜の形成に 置き換えることができる。即ち、ゲート形成後、 基板装面に化学気層堆積法によつて30 n m の二 酸化シリコン膜25を全面に堆積し、イオン注人 を行なうことによつて、第一の実施例と同様に拡 散層を形成できる。

(実施例7)

前述の実施例 5 においてゲート側壁形成工程を 二回行なうことにより、LDD(lightly doped drain) 構造を選成できる。 第10頃に実施例7の概略図を示す。

すなわち、ゲートを加工した後、第一の二般化シリコン29を堆積し異方性ドライエツチングを行ないゲートの側面を除いて除去する。そして、シリコン基板21を熱酸化した後、第一のイオン注入を行ない第一段階の拡散層211を形成する。あるいは実施例2のように堆積した二酸化シリコン膜を貫通してイオン注入を行なつてもよい。

さらに二酸化シリコン膜の地積と異方性ドライエッチングをもう一度行ないゲート側面に第二の側壁二酸化シリコン210を形成し、シリコン基板21を酸化した後、イオン注入を行ない第二段階の拡散層212を形成する。この際、第一段階の拡散層211を第二段階の拡散層212より濃度を低くすることにより、LDD構造を形成することができた。

第5の実施例において、ゲートをタングステン に代えた場合の例を示す。第11図にその概略を 示す。

その後、該酸化膜26を貫通して砒素イオン注入を行ない、ソース及びドレイン領域27を形成した。(実施例9)

本実施例は本発明のトランジスタを1個のトラクシジスタと1個コンデンサよりなるダイナナクランダムアクセスメモリに適用した一実施例にいてある。第12回はメモリアレイの電気配線方おいている。324は実施例1~4にいて示したトランジスタのいずれかであり、ゲート電極はいいトランジステンを用いている。また、325はキャパシタである。ゲート電極はいずれかラジスタの一方の電極はピットライン322に接続されている。スタの一方の電極はピットライン322に接続

五酸化タンタル 2 3 の形成と料面酸化を行なつた後、ゲート電極のタングステン2 1 3 をスパツタタ法で形成した。タングステンの形成はスパッタ法の代わりに非化タングスタンと水料を用いた。学は、サーバタンを形成し、タングステンと13上の二酸化シリコン酸 2 1 4 とタングスタン2 1 3 上の二酸化シリコン酸 2 1 4 とタングスタン2 1 3 、五酸化タンタル2 3 を加工した。二酸化シリコンの加工は C F 。 ガス、 4 との 2 が で が スタルは C H F 。 ガス を 4 用いた反応性スパッタエンチングで加工した。

その後、二酸化シリコン酸 2 5 を 2 0 0 n m 数 面に形成した。前記タングステン上に形成した二酸化シリコンとゲート側面に形成した二酸化シリコンは化学気層堆積法で形成したが、タングステンの酸化を防止するために、反応容器内に大気中の酸素が混入しないように十分注意をはらう必要がある。あるいは化学気層堆積法の代わりにプラズマを用いた化学気層堆積法でも形成できる。

実施例1~8に示した様に、本発明のトランジスタの性能はチャネル長が0.3 μ m 以下の領域において極めて優れた特性が得られることがわかった。更に、このトランジスタを大量に用いた半導体メモリの性値向上が顕著である。図14は本発明のトランジスタを用いて形成したメモリ素子

のワード線遅延時間と従来の多結晶シリコンをワ ード線として、アクセス時間の遅延を回避するた め、アルミ配線をワード線上に配線して、一定間 隔で接続を行なっているメモリ索子の一定長のワ ード線の信号遅延時間を比較したものである。従 来の技術に比較して、加工レベルがO.2 μ m で は約1桁小さい遅延時間が得られることがわかっ た。これは、多結晶シリコンに比較してタングス テンの抵抗は20分の1以下にできるうえに、大 きな電流密度を流してもタングステンはアルミよ りも長い寿命があるので、アクセス速度を速くで きるからである。更に、アルミとワード線の接続 の為に、必要とされる2枚のマスクをなくすこと ができる。従って、本発明のトランジスタを高集 積メモリ素子に用いれば、単に、デバイスの信頼 性を高めるだけでなく、ワード線遅延の減少によ リアクセス速度が速くなり、マスク数の減少によ り工程数が減少するという効果も合わせて生じる。 以下に示した効果はダイナミックランダムアク セスメモリ(DRAM)に適用した場合だけでな

く、スタチィクランダムアクセスメモリ (SRAM) とかリードオンリーメモリ (ROM)、不揮発性メモリーなどのメモリセル のトランジスタとして本発明のトランジスタを適 用した場合にも得られるものである。

【発明の効果】

本発明の方法により遷移金属酸化膜をゲート絶縁膜として用いた電界効果型トランジスタにおいて、ゲート領域の端部に楔形の酸化膜が生じない構造が得ることができ電気的特性が良好トランジスタを製造することができた。

特に、従来使用されている二酸化シリコンをゲート絶縁膜として用いたMOSFETに比較して優れた長期信頼性を有するMOSFETを製造することができた。

4. 図面の簡単な説明

第1回と第一の実施例の概略回を示す。第2回は実施例1に示したデバイスの長期信頼性を従来の二酸化シリコンをゲート絶縁膜とするデバイスとの比較を示してある。第3回および第4回に本

発明を適用しない場合に生ずる問題点を示す。第 5回,第6回,第7回はそれぞれ第2,第3,第 4の実施例を示す。第8回転第5の実施例の概略 回を示す。第8回転第5の実施例の概略 図を示す。第6回の至第14回はそれぞれ他の実

施例を示す.

1 … p型Si基板、2 … 五酸化タンタル、
3 … 二酸化シリコン(界面酸化膜)、4 … タングステン電極、5 … PSG膜、5 … 側壁保護絶縁膜、6 … n型高濃度拡散層、7 … 層間絶縁膜、8 … 金瓜配線、9 … 側壁絶縁膜、10,15 … 第一のPSG膜、11,16 … 第一のn型高濃度拡散層、12 … 第一の側壁絶縁膜、13,18 … 第二のPSG膜、14,19 … 第二のn型高濃度拡散層、17 … 第二の側壁絶縁膜、21 … Si基板、22 … 素子分離絶縁膜、21 … Si基板、22 … 素子分離絶縁膜、21 … Si基板、23 … 二酸化シリコン(界面酸化膜)、23 … 二酸化シリコン膜、24 … ゲート電極、24 … 多結品Siゲート電極、25 … 侧壁保設 絶縁膜、26 … 多結品シリ


コン酸化膜、27 m n +拡散層領域、28 m シリ

コン基板に成長した楔形酸化膜、28′…多結晶シリコンに成長した楔形酸化膜、29…第一の絶縁膜、30…層間絶縁膜、31…金属配線、

2 1 0 … 第二の絶縁膜、 2 1 1 … 第一の拡散層領域, 第二の拡散層領域、 2 1 2 … タングステン電極、 2 1 3 … 二酸化シリコン膜。


、虹であるノ


特開平3-74878(8)





8 にが形に成長したSi酸化膜 8' (10'形上成長)左多結晶Si酸化膜

特開平3-74878(9)









25′二酸化シリコン膜

